汉同

2017-03-30 | 前沿

麻省理工和阿贡国家实验室开发芯片制造技术

【据mit网站2017年03月27日报道】自组装技术可能会得到期待已久的制作更小芯片图样的方法。在过去的几十年里,微芯片制造商一直在寻求使他们的微芯片电线和组件的图样做得越来越小的办法,为的是将更多电器元件安排到一个芯片上,从而不断制造出更强大的计算机,使计算速度越来越快。最近这种进步已变得越来越困难,主要是制造工艺受到了基本原理的制约。如今,在麻省理工学院(MIT)、芝加哥大学和阿贡国家实验联合组成的研究小组发现,可以通过打破其中的一些限制,有可能制造出更窄一些的导线,所用工艺具有潜在的、以标准化装备实现大规模生产的可行性。新的研究结果公布在本周的《自然》纳米技术专刊上,作者是来自麻省理工学院、芝加哥大学和阿贡国家实验室的研究人员。新方法包括在表面上形成聚合物薄膜的技术。首先通过加热使材料汽化,然后让它们凝结并聚合在冷却器表面,就像在热天水凝结在装有冷饮的玻璃杯外侧一样。今天生产比22纳米还小的产品,或者需要成本高昂的极端紫外光,或者是逐线制图,通过电子或离子束扫描到芯片上,时间漫长,大规模生产成本高昂。新方法是对三个现有方法的新奇集成。首先,利用已有的平板印刷技术,由电子束将线路图样“写”到芯片表面上。然后,被称为嵌段共聚物材料的层(天然自分离变成交替层或其它可预测的图样的两种不同的聚合物材料的混合物),通过旋涂一种溶液而成。嵌段共聚物由链样分子构成,每一个链样分子由末端相连的两种不同的聚合物材料组成。最后,面层,保护性聚合物层沉积到开始由化学气相沉积(ICVD)形成的涂层的上部。面部涂层是工艺的关键:限制了嵌段共聚物自组装的路线,迫使其形成垂直层而不是水平层。底层的平板印刷图样引导这些层的定位,但共聚物的自然倾向使它们的宽度比所述基线小得多。新工艺利用聚合物能够创造出小于10纳米的产品,这在纳米制造领域是一个主要进步。美国国家科学基金会和美国陆军研究办公室,通过MIT的纳米技术研究所(MIT’s Institute for Soldier Nanotechnologies)实现对这项工作的支持。

收藏
阅读数:
原文链接:mit网站
`